搜索【實(shí)例】如何計(jì)算DDR3的帶寬
2017-04-22 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
內(nèi)存帶寬計(jì)算公式:帶寬=內(nèi)存核心頻率×內(nèi)存總線位數(shù)×倍增系數(shù)。
先容我從DDR的技術(shù)說起,DDR采用時(shí)鐘脈沖上升、下降沿各傳一次數(shù)據(jù),1個(gè)時(shí)鐘信號(hào)可以傳輸2倍于SDRAM的數(shù)據(jù),所以又稱為雙倍速率SDRAM。它的倍增系數(shù)就是2。
DDR2仍然采用時(shí)鐘脈沖上升、下降支各傳一次數(shù)據(jù)的技術(shù)(不是傳2次),但是一次預(yù)讀4bit數(shù)據(jù),是DDR一次預(yù)讀2bit的2倍,因此,它的倍增系數(shù)是2X2=4。
DDR3作為DDR2的升級(jí)版,最重要的改變是一次預(yù)讀8bit,是DDR2的2倍,DDR的4倍,所以,它的倍增系數(shù)是2X2X2=8。
需要補(bǔ)充的一點(diǎn)是,內(nèi)存有三種不同的頻率指標(biāo),它們分別是核心頻率、時(shí)鐘頻率和有效數(shù)據(jù)傳輸頻率。
-
核心頻率即為內(nèi)存Cell陣列(Memory Cell Array)的工作頻率,它是內(nèi)存的真實(shí)運(yùn)行頻率;
-
時(shí)鐘頻率即I/O Buffer(輸入/輸出緩存)的傳輸頻率;
-
有效數(shù)據(jù)傳輸頻率則是指數(shù)據(jù)傳送的頻率。
DDR3內(nèi)存一次從存儲(chǔ)單元預(yù)取8Bit的數(shù)據(jù),在I/OBuffer(輸入/輸出緩存)上升和下降中同時(shí)傳輸,因此有效的數(shù)據(jù)傳輸頻率達(dá)到了存儲(chǔ)單元核心頻率的8倍。同時(shí)DDR3內(nèi)存的時(shí)鐘頻率提高到了存儲(chǔ)單元核心的4倍。也就是說DDR3-800內(nèi)存的核心頻率只有100MHz,其I/O頻率為400MHz,有效數(shù)據(jù)傳輸頻率則為800MHz。
從SDRAM-DDR時(shí)代,數(shù)據(jù)總線位寬時(shí)鐘沒有改變,都為64bit,但是采用雙通道技術(shù),可以獲得64X2=128bit的位寬。
下面舉個(gè)栗子
計(jì)算一條標(biāo)稱DDR3 1066的內(nèi)存條在默認(rèn)頻率下的帶寬:
1066是指有效數(shù)據(jù)傳輸頻率,除以8才是核心頻率。一條內(nèi)存只用采用單通道模式,位寬為64bit。
所以
內(nèi)存帶寬=(1066/8)×64×8=68224Mbit。
由此可知,如果內(nèi)存工作在標(biāo)稱頻率的時(shí)候,可以直接用標(biāo)稱頻率×位寬,簡化公式。 再根據(jù)8bit(位)=1Byte(字節(jié)),得
68224/8=8528MByte=8.328125GB
再以兩條標(biāo)稱1066超頻到1200的DDR3內(nèi)存,組成雙通道后的帶寬:超頻到1200后,內(nèi)存核心頻率應(yīng)為1200/8=150MHz,而雙通道的位寬=128bit:
帶寬=150×128×8=153600Mbit=18.75GB
相關(guān)標(biāo)簽搜索：【實(shí)例】如何計(jì)算DDR3的帶寬 HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識(shí) HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
